В МК Электросила рев. 1 и рев. 2 блок PLL может не запускаться, либо запускаться достаточно продолжительное время, порядка нескольких секунд, если перед инициализацией PLL не были включены опорные источники тока. Работа PLL в данном случае будет нестабильна. Для включения опорных источников тока необходимо в регистре ANABG_CTRL установить биты ANABG_BGEN и ANABG_IREFEN. Регистр ANABG_CTRL расположен в блоке компаратора 0, поэтому сначала требуется включить тактирование COMP0 в регистре PER1_CLK контроллера тактовых частот CLKCNTR:

CLK_CNTR->KEY = 0x8555AAA1;
CLK_CNTR->PER1_CLK |=  1<<26; // COMP0 EN
COMP0->ANABG_CTRL=0x00000081; // Включение внутренних источников тока

Помимо PLL, опорные источники тока также влияют на работу других аналоговых блоков, таких как АЦП, ЦАП, ШИМ высокого разрешения, компаратор. Перед работой с указанными аналоговыми блоками необходимо активировать источник тока соответствующего блока формирования опорных напряжений. В регистре ADC_BNGP_CTRL разрешается выдача опорных токов для АЦП, а в регистре ANABG_CTRL разрешается выдача опорных токов для PLL, ЦАП, ШИМ высокого разрешения, компаратора, о чём указано в спецификации, пункт «12.4 Блоки формирования опорных напряжений».